专用集成电路与系统国家重点实验室
系列学术报告


  题  目:High Performance and Energy Efficient Many-core Processors
  演讲者:虞志益
  时  间:2009年2月24日(周二)13:30-14:30
  地  点:张江校区微电子楼389教室

 

演讲者简介:虞志益,复旦大学电子工程系学士和硕士,美国加州大学戴维斯分校电子与计算机工程系博士。2007年至2008年任美国IntellaSys公司工程师。2008年底作为复旦引进人才成为复旦微电子研究院副研究员。
他的研究兴趣包括数字集成电路设计及多(众)核处理器设计。在读博期间,他负责设计了被广泛认可为首个采用全局异步局部同步时钟的36核处理器 (AsAP),此项目被著名杂志EE TIMES 报道。在IntellaSys期间,他参与设计采用堆栈式架构的极小面积极低功耗的40核及144核处理器(SEAforth)。他已出版一本专著,发表(录用)论文20余篇,包括国际顶级的会议/期刊如:ISSCC, VLSI Symposium, 2篇JSSC, 3篇TVLSI, IEEE Micro,其中06年的ISSCC论文已被引用20余次。

 

演讲摘要:
演讲者将总结其在众核处理器领域的研究,并将展望其将来的研究计划。演讲将主要介绍3个众核处理器包括:1)36核Asynchronous Array of simple Processors。它被广泛认可为国际上首个采用全局异步局部同步时钟 (GALS) 的多核处理器。芯片集成了36个处理器,每个处理器具有独立的时钟,采用精简的架构;芯片主要用于处理DSP应用,具有高性能、低功耗的特点,并适合将来的更先进的工艺。2)第二版本的AsAP处理器设计,集成了167核,采用 65 nm 工艺。其目标是作为一个针对的多个应用领域包括DSP,通讯,以及多媒体等计算平台。芯片包括164可编程处理器器,每个处理器具有独立的时钟,并且具有两个输入电压可供动态的选择,因此每个处理器能动态的改变工作电压及频率以得到最佳的性能及功耗。芯片还集成3个针对特殊应用算法的模块以及3个16 KB 的共享存储器。每个处理器具有远距离处理器之间快速传输数据的功能。3)堆栈式多核处理器SeaForth。每个核采用堆栈式的架构从而具有极小的面积以及极低的功耗。每个核具有独立的时钟,相互之间以全局异步的方式运行,处理器之间具有自动数据交互的机制。当某一处理器等待来自其他处理器的数据时,它会自动进入睡眠状态。SEAforth多核处理器适合于具有高性能低功耗需求的嵌入式消费电子领域.

 
 
 
 

 

Copyright© 2003-2018 复旦大学微电子学院
联系我们